

"" SU " 1515164 A1

(SI) 4 C 06 F 12/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГННТ СССР

# OTHCAHUE M305PETEHMR

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

(21) 4363503/24-24

(22) 12.01.88

(46) 15.10.89. Em. P 38

(72) Н.В.Дементьея и А.С.Папков

(53) 681.325(088.8)


(56) Авторское свидетельство СССР Р 1265754, кл. G 06 F 3/G2, 1986

Moglynn D.R. Modern mikroprocessor system design, New-York, 1980, p. 86.

(54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ К ПАМЯ-ТИ

(57) Изобретемие относится и вычислительной технике и может быть испольтаррано при построений систем паняти

микро-ЗВМ. Целью изобретения является расширение функциональных возможностей за счет аппаратного формирования апреса списка. Поставленная цель постигается путем введения в состав устройство регистров 4-11, сумнаторов 18-20, мультиплексоров 12-16 и пешифратора здреса 17. При этом осуществляется многоступенчатых доступ к ячей кам системной памяти с помощью костанной адресацию, что позволяет обестичть адресацию массива по начальному апресу базы, эспедствие чего формирование адресов происходит вне центрального процессора. 2 ил.



20

Изобретение относится к выгислительной технике и нолет быть использовано при построения систем памяти никрозви.

Целью изобретения является расширение функциональных воэмежностей за счет аппаратного формирования адраса

На фиг. 1 приведена функциональная 10 схема устройства; на фиг. 2 - мульск-

Устройство (фиг. 1) содержит регистры 1-11 с периого по одиннадцатый, мультилисксоры 12-16 с первого по пя-15 тый, дешфратор 17 адреса, четвертый 18, трегий 19, второй 20 и первый 21 суплаторы.

Устройство работает следующим об-

Возможны гри режима работы устрой-

1. Непосредственная вдресаюня.

По входной (внутренней) шине адреса в регистр-замелку 2 поступает местнал 25 цатиразрядный апрес ячейки систенной панити, в котором осуществляется его хранение. Затам на первые входы регистров 3-6 по шине данных полается пестналнатиразрядный нупевой коп. Од- 30 новременно с этим на вход дешифратора 17 эпреса поступает адресная конбикация, в соответствии с которой выбирается перный выход данного блока. По внутренней шине управления на другой иход дешифратора 17 адреса поступает управляниций сисиал. С приходом управпяющего сигнала на первом выходе деелифратора 17 формируется стробирующий штульс, поступающий на вход записн 40 регистра 3. Информация, находящанся на вконе регистра 3, запоминается в ment.

Аналогично на вгорой вход девифратора 17 поступают адресные конбинаши, выбирающие последовательно 2-я, 3-й и 4-й его выходы. В результате этого нулевой код, поступающий на 4-й, 5-й и 6-й входы регистров, ээпонинается в них. Далее по внутренней вине данных на вкоды регистров 7-11 полоются четырехразрядные колы управления мультиплексорани 12-16. Одновременно по внутренней шине адреса на второй вкод дешифратора 17 пост 55 тупает адресная комбинация, выбираюшля пятый пыогод этого лешонфратора, в по внутренней шине управления - сигная стробирования дешифратора 17,

формирующего стробирующий импульс для регистров 7-11, с приходом которого коры управления схенами мультиплексирования "защелинаногся" в этих регистрах. Управляющие коды поступают с вымодов этих регистров на управляющие входы мультиплексоров 12-16, конмутируют их таким образом, что информация, хранящаяся в регистрах 2-6, проходит через них на входы сунстворов 18-21 боз изиенения.

Результат операции сложения с выхода сумматора 18 подается на первыя вход сумматора 19 (аналогично для сумматоров 19-21). В результате этих операцій, на выходе сумматора 21 формируется физический адрес ячейки системной памяти, который запоминается в регистре 1.

2. Косвенная адресация.

В регистр 2 по внутренной шине вдреса заносится смещение адреса ячейни системной памяти. При этом в регистры 3-6 записываются базовые адреса ячейно системной памяти. В регистры 7-11 по внутренней шине данных поступают колы, определяющие смещение информатили в мультиплексорах 12-16. Все последующие операции аналогичны работе устройства в первом режиме.

Э. Относительная адресация. Данный режим необходим для поиска эленентов списка и состоит из двух жалов.

Работа на первом шаге полноствю сонпадает с работой устройства в первон режине.


Второй жаг заключается в слевую-

шем. После нахождения физического адреса из нчейки системной памлти считываются данные, которые затем поступаот по внутренией выне данных в ретистр 3, после этого в регистры 2,4, 5,6 заносятся нулевые колы. Затем я регистры 7-11 заносятся коды, определяющие смещение чифорнации, хранищейся в регистре 3. После выполнения операций сложения в сущчаторах 18-21 в регистре 1 находится физический алрес спедующей ячейки системной паняти. Данные, прочитанные из этоя ячейки, поступают по внутренней шине данных в регистр 4. Аналогично в регистры 2,3,5,6 заносятся нулевые колы. Перечисленные выше сперации производятся для регистров 5,6. В результате всех указанных действий в регистре 1 будет получен физический адрес эленента списка

Таким образом, за счет введения в схему регистров 4-11, мультиплексоров 12-16, деинфратора 17 адреса и суннаторов 18 - 20 устройство приобретает новую, описанную выше функцию, что в конечнон итоге позволяет сохратить количестви обращений центрального прот 10 пессора к системной паняти при выполневим програмны

формула изобретения содержашее с первого по третий регистры и первый суючатор, выход которого соединан с информационным входом первого регистра, выход которого явлиется выходом физического апреса устройства, информационные входы второго и третьего регистров являются соотнетственно адресным и изформационным входани устройства, о т л и ч а ыпесся тем, что, с целью расыярения функциональных возможностей за счет аппаратного формирования адреса списка, в него введены регистры с четнертого по одиниаднатый, мультиплексоры с первого по пятый, сунизто- 30 адреса соединей с входами записи реры с второго по четвертый и левыбра-

тор апреса, причен информационные вкоды регистров с четвертого по одиннапцатый соединены с информационным входом устройства, выходы регистров с второго по шестой соединены соответиметока именонивномино с информати нультиплексоров с первого по пятый, выходы суючаторов с второго по четвертый соединены соответственно с первыни входани сунивторов с первого по третий, первый вход четлертого суючатора соединен с выхолом первого нультиплексора, вторые входы суючаторов с Устройство для адресации к помяти, 15 первого по четвертый соединены соот≃ ветственно с выходами пятого, четвертого, третьего и второго нультиплексоров, выходы регистров с сельного по одинналцатьй соединены соответственно с управляющими входами нультиплексороя с первого по пятый, адресныя еход дешифратора адреса соединен с адресныя эходом устройства, вкод стробирования денифратора адреса является 25 вколом управления устройства, выходы дешифратора гдреса с первого по чет яертыя соединены соответственио с входайи записи регистров с третьего по шестой, пятый ямход цегифратора гистров с сепьмого по одиннадиатыя.



#### Annex 17

SU No 1515164, published October 15, 1989

# Specification of Invention to Certificate of Authorship 1515164 Al

[21] 4363593/24-24

[19] SU [11] 1515164 A1

[22] Filed: Jan. 12, 1988

[51] Int. Cl. G 06 F 12/00

[46] Oct. 15, 1989, Bulletin No 38

[53] UDC 681.325 (088.8)

[72] Inventors: I.V. Dementiev and A.S.Papkov

## [54] A DEVICE FOR ADDRESSING MEMORY

[57] The invention relates to the computer engineering and may be used in building a microcomputer memory system. An object of the invention is in widening the functional possibilities by generating a list address by hardware. The object is achieved by adding registers 4 – 11, adders 18 – 20, multiplexers 12 – 16 and address decoder 17 to the device. The stepped access to the system memory locations is carried out by indirect addressing allowing one to made the array addressable to the initial base address, that is why the addresses are generated out of the central processor.

Fig. 1
Address bus
Data bus
Control bus

Fig. 1 is a functional device schematic; Fig. 2 is a multiplexer.

The device (Fig. 1) comprises registers 1-11, from the first through eleventh; multiplexers 12-16 from the first through fifth; address decoder 17; adders the forth 18, third 19, second 20 and first 21.

The device operates as follows.

FH 009067

Three modes of the device operation are possible.

1. Direct addressing

System memory location 16-bit address enters latch-register 2 through input (internal) address bus to be stored in. Then 16-bit zero code is transmitted to the first inputs of registers 3 - 6 through the data bus. At the same time an address combination is transmitted to decoder 17 input; the combination being used to chose the first output of the unit. A control signal is transmitted through the internal control bus to another address decoder 17 input. Upon receiving the control

signal a strobe pulse, transmitted to register 3 writer input, is generated at decoder 17 first output. The information from register 3 input is stored in it.

Similarly, the address combinations, that subsequently select the 2-nd, 3-rd and 4-th decoder 17 outputs are received by decoder 17 second input. As a result, the zero code, received by the 4-th, 5-th and 6-th inputs of registers, is stored in those. Then 4-bit codes to control multiplexers 12 - 16 are transmitted to inputs of registers 7 - 11 through the internal data bus. At the same time the address combination, that selects the decoder fifth output, is received by decoder 17 second input through the internal address bus, while decoder 17 strobe signal is transmitted through the internal control bus, the strobe signal generating the strobe pulse for registers 7 - 11. Upon receiving the strobe pule the multiplexing circuitry control codes become "latched" within these registers. The control codes are transmitted from the register outputs to multiplexers 12 - 16 control inputs to switch those in such a way that the information, stored in registers 2 - 6, is passed through those to adders 18 - 21 inputs without being changed.

The addition operation result from adder 18 output is transmitted to adder 19 first input (similar to adders 19 - 21). As a result of these operations a system memory location physical address, stored in register 1, is generated at adder 21 output.

### 2. Deferred addressing

The system memory location shift is entered to register 2 through the internal address bus. The base system memory location addresses are entered to registers 3-6. The codes, determining the information shift in multiplexers 12-16, are transmitted to registers 7-11 through the internal data bus. All the subsequent operations are similar to those from the first mode of operation.

### 3. Relative addressing

This mode of operation is needed to look for the list elements and consists of two steps.

The first step operation is completely the same as that in the first mode of operation.

The second step is as follows.

As soon as the physical address is found the data, subsequently transmitted through the internal data bus to register 3, are read from the system memory location, and then the zero codes are entered to registers 2, 4, 5, 6. Then the codes, determining the shift of information, stored in register 3, are entered to registers 7 – 11. Upon completing the addition operation by adders 18 – 21 the physical address of the subsequent system memory location is in register 1. The data, read from such a location, are transmitted through the internal data bus to register 4. Similarly the zero codes are entered to registers 2, 3, 5, 6. The above operations are carried out for registers 5, 6. As a result of all the above actions a list element physical address will be received by register 1.